개요

• D 트랜지스터의 특성을 활용해, 단순 CMOS 인버터가 입력 변화를 따라잡는 속도(전파 지연)를 물리 모델로 계산
• 참고 논문 : https://www.nature.com/articles/s41586-025-08759-9
• source : git주소

특성

• RISC-V 아키텍처 기반 32비트 마이크로프로세서 구현
• 5,900개의 MoS2 트랜지스터로 구성
• 25종류의 로직 유닛을 포함하는 완전한 표준 셀 라이브러리 구현
• 주요 구성 요소:
  • 1비트 제어 가산기 모듈 (27개 MoS2 트랜지스터)
  • 4입력 선택 모듈 (27개 MoS2 트랜지스터)
  • 4비트 링 카운터와 3비트 동기 카운터 (156개 MoS2 트랜지스터)
  • 32비트 데이터 레지스터 (576개 MoS2 트랜지스터)
• 웨이퍼 규모의 집적 회로 제작 가능
• 실리콘 기반 반도체의 한계를 극복할 수 있는 잠재력 보유
  • 드레인 유도 장벽 저하 문제 해결
  • 계면 산란에 의한 이동도 저하 문제 해결
  • 반도체 대역폭에 의해 제한되는 전류 온/오프 비율 문제 해결

import numpy as np

# — 디바이스 파라미터 (MoS₂ 트랜지스터, 논문 값 참고) —
mu = 50e-4          # 이동도 [m^2/V·s] (50 cm²/V·s)
Cox = 10e-3         # 산화막 단위 면적 정전용량 [F/m²]
Vdd = 1.0           # 공급 전압 [V]
Vth = 0.2           # 임계 전압 [V]
L = 1e-6            # 채널 길이 [m]
W = 5e-6            # 채널 폭 [m]

# — 로드 정전용량 —
C_load = 10e-15     # 부하 정전용량 [F]

# — 구동 전류 I_on (강력 유도 채널, 1/2 μCox (W/L) (Vdd - Vth)^2) —
I_on = 0.5 * mu * Cox * (W/L) * (Vdd - Vth)**2

# — 전파 지연 t_pd = (C_load * Vdd) / I_on —
t_pd = (C_load * Vdd) / I_on

print(f"구동 전류 I_on ≈ {I_on:.2e} A")
print(f"인버터 전파 지연 t_pd ≈ {t_pd*1e12:.1f} ps")